Nový čip založený na RISC-V
Tento systém reprezentuje vysoce deterministickou hardwarovou architekturu s masivním hardwarovým multithreadingem (64 paralelních kontextů) a hardwarově akcelerovaným přepínáním kontextu v rámci jediného hodinového taktu. Izolace procesů a správa paměti jsou zadrátovány přímo do fyzické topologie adresního prostoru.
Dokument popisující čip najdete zde: Nový 64‑bit Interleaved Massively Multi‑Threaded RISC‑V CPU
Jde o prvotní rozpracovanou verzi specifikace. Dokument je vydán bez jakékoliv licence.
Pre pridávanie komentárov sa musíte prihlásiť.